全国咨询热线18333811523

平博手机官方网址:合和为美:合见工软发展策略与工艺美学的双向奔赴

发布时间:2024-05-14 12:48:56来源:平博官网下载 作者:平博pinnacle体育平台下载
  •   在浩繁且细密的半导体上下游全产业链中,极少有哪个细分赛道如EDA工具这般,被赋予了如此多的经典比
详细信息

  在浩繁且细密的半导体上下游全产业链中,极少有哪个细分赛道如EDA工具这般,被赋予了如此多的经典比喻,如“芯片之母”,“倒金字塔基石”,芯片设计流程“皇冠上的明珠”等等。毫无疑问,EDA是衔接集成电路设计、制造和封测的关键纽带,它原本奇高的技术和生态壁垒,在AI、物联网、5G、等新兴产业蓬勃发展大环境中,被设计和流片成本、后道封装和PCB验证等多重因素进一步推高。

  春潮带雨晚来急。起步晚,积累薄弱的国产EDA厂商,目前承担着需要在短短几年内就要汇聚起自主化EDA工具的破局效应,整个过程的难度可想而知。而且这些企业的微观经营需要契合宏观的国家产业政策,这也成为国内头部EDA厂商呈现自身ESG的主要内涵之一。10月12日,上海合见工业软件集团有限公司(简称“合见工软”)在上海了召开“合心聚力,共见秋实——EDA新国产演进论坛”。此次大会上合见工软发布了“EDA新国产演进战略” 并同时重磅发布了多款全新国产自主自研的EDA与IP产品。在合见工软的新品媒体沟通会上,我们有机会近距离一窥企业踏实稳健且步履飞快的演进战略。该战略用三个字可以概括:合、和、美。

  国产EDA厂商如果力图彻底地帮助本土芯片、系统设计公司解决卡脖子的问题,做到联合优化而且保证工具在性能和能效上的结果可以收敛,那么从单点工具逐步拓展到全流程的工具链的优化整合,这一步必须要迈出去,这一点可以从技术路线本身和EDA生态特点这两个维度去观察。

  合见工软CTO贺培鑫从芯片设计环节的宏观角度向集微网阐述,国内规模以上芯片设计公司年复合增长率(CAGR)超过28%,EDA市场的年复合增长率为14.7%——这一数字超过全球均速的10.9%左右,不过仍然仅是设计公司CAGR的一半。国内众多权威分析机构均表示国内EDA厂商营收至少还有翻倍的空间。可以说,时代的风口已经为有雄心的EDA供应商提供了天时地利之便。

  那么,全流程的EDA工具链到底有多重要?一个完整的电子系统包括了整机系统和软件,其中包括了处理器架构、接口IP的嵌入,还需要数字实现环节的RTL code,尤其值得一提的是,验证所花的时间和费用可能会超过“实现”还有“IP”环节;除此之外,芯粒(chiplet)、封装类型和PCB设计也会极大地影响系统的性能功耗比/能效。

  可以说,这5大产品突出展示了合见工软以数字验证为EDA工具突破口的“验证+”,向“数字+”、“芯片+”、“EDA+”全方位度战略的不断迈进。对此,贺培鑫介绍:“这5款产品已经可以覆盖到5个维度,即系统、IP、实现、验证、芯粒/封装/PCB,我们在一步一步地根据演进战略来发展。”

  从另一个角度看,EDA市场生态本身也要求“合”的理念,全流程工具链条是否完善,代表着头部EDA供应商的核心竞争力的高低。对此,合见工软从最初运营到各种产品的立项时,走出了一条谋取高端的发展策略——平台化的打造,这也是企业核心团队的高度共识。

  合见工软联席总裁徐昀向集微网阐述:“我们讨司策略和战略的时候,首先考虑的是要如何应对当前国产EDA面临的巨大挑战。”她指出,目前国内有很多点工具的EDA初创公司,这些公司除了具备核心研发能力之外,还需要平台性东西的支撑,如融资能力、产业资源等等,还包括了运营治理、人事财务等模块,如果没有一个行之有效的平台化体系,很容易造成战略资源的劣化,反之,好的平台在吸引人才,点工具串联和生态支持方面可以实现1+1大于2的效果。以客户的视角看,他们需要一套融合IP、验证等打包的解决方案,避免他们的需求切割为不同的供应商。对此,徐昀进一步强调:“我们的愿景是希望能将合见工软打造成一家全球化的平台型大型EDA公司,并且未来也会向工业软件发展。虽然合见工软只成立了两年半的时间,但业务的进展是很大的,这个平台的搭建其实是非常有帮助的,这也是我们的一大优势。”

  三年多以来,合见工软打造了一支高素质的,有战斗力的研发团队,得到了百余家客户的广泛好评,并且在短时间里形成了既符合国际产业发展惯例,又带有鲜明自身特色的整合自身资源方,用合见工软联席总裁徐昀的总结来讲,就是双轮驱动。

  人才对EDA厂商的重要性不言而喻,海外多家巨头经过几十年的市场资源积累,在研发人员团队规模建造方面形成了极为明显的领先优势。合见工软结合自身的发展路径,形成了“合见版”的人才虹吸效应。围绕以郭立阜和贺培鑫这两位曾经是新思科技fellow级别的骨干为团队核心,吸引了更多有全球化视野的人才加入。

  人才与团队建设不仅是“搭”与“引”,还要做到真正的“和”。合见工软联席总裁郭立阜向集微网介绍,合见工软已经和高校建立了人才培养和开发体系。另外,合见工软的运营团队有着强大的商业落地能力和服务客户的实践能力。一个突出的明证是去年6月企业刚刚推出一款产品时,在现场技术支持非常受限的情况下依然得到了客户的下单支持,这种信任感来自客户对于合见工软运营团队和研发团队的高度认可。

  如果说“双轮驱动”代表了“内和”,那么一系列并购则代表了合见工软的“外和”。这个契合了企业自研+并购,完善EDA工具生态链的宏大愿景——与诺芮团队的整合是合见工软EDA+IP定制化的服务的绝佳尝试。

  随着设计复杂度的提升,EDA和IP的互动变得越来越紧密,在某些细分赛道,如HPC领域,客户会特别关注EDA和IP的联动性,全球排名前列的EDA公司均在EDA+IP方面已经有了卓有成效的探索和布局。对此,合见工软IP事业部总经理刘矛向集微网阐述:“合见工软发展的目标是希望成为一个世界级的公司,这就要求我们不仅要实现单点工具和产品的最优性能,也需要我们在IP上和EDA上有更好的布局。”

  被并购方诺芮集成电路提供已经硬件验证过的Ethernet、FlexE、Interlaken等多款IP产品,包括成熟可靠支持多协议的全国产400G/800G以太网UniVista Ethernet Controller IP。刘矛指出,诺芮的Ethernet和PCIe产品不只可以作为单独的产品,也可以为合见工软EDA的工具所提供更加丰富的接口,该团队不但带来了有全球竞争力的产品组合——其Ethernet产品是国内IP厂商里面唯一实现硅验证的Ethernet IP解决方案,而且诺芮的研发团队增强了合见工软IP设计的整体能力,并且与现有团队形成了技术互补。以点促面,强强联手,刘矛总结道:“与诺芮的合并不会是我们IP发展的最后一步,接下来我们会持续地关注在IP领域的新产品,包括好的团队以及新的应用,我们会持续扩展、支持合见EDA+IP的产品策略。”

  “和”的另一个维度则指向着与客户的共生共赢。历数国内EDA厂商的后发优势,其中重要的一点是对客户和市场的贴近性。即便对于海外巨型的EDA厂商来说,他们的众多客户依然有对新工具的适用性和落地性之虞,毕竟,新工具的性能、稳定性、易用性等直接关涉到芯片流片的成本甚至成败。

  合见工软CTO贺培鑫向集微网勾勒出一种高质量服务客户的范式图景:“我们的AE(application engineerings)和PE都在国内,所以我们可以到客户那里去现场演示,真正把设计跑起来,我们的市场、销售甚至研发都要去和客户交流,了解客户痛点,这是我们相比海外同行的明显优势。”

  此外,合见工软副总裁敬伟在论述UniVista Tespert ATPG这款产品在企业整合数字芯片设计实现流程所扮演的角色时,从一个侧面也谈到了合见工软与客户的共赢逻辑。他指出,测试成本在大芯片里面已经占到整个芯片成品成本的20%以上,这也是衡量芯片企业量产竞争力非常重要的因素之一。因此,DFT产品在工具层面上需要在两个维度上发力,一个是运行的测试向量,它直接关涉芯片的测试成本,另一个是测试的覆盖率。这两个维度一个以自我设定他者,并以他者反观自我的过程——需要和客户一同完成调试。敬伟表示,UniVista Tespert ATPG在正式发布之前,已经在客户那端的测试经历了接近一年的时间:“我们ATPG工具的自动测试向量生成引擎内核采用了自研的高性能并行计算技术,可以在48个线倍的提速,同时保持非常低的内存占用率,在这方面,我们拥有业界领先的水平,这是在过去十多个客户测试项目上得到了充分验证的结果。”

  通过对合见工软演进战略的总体盘点,我们还可以梳理出另一种“取法乎上”的企业发展逻辑,即EDA工具不仅是芯片产业命运的“咽喉要道”,也是一种工业软件综合调性的具体呈现。这条赛道虽然在某种程度上可以免于产业大周期起伏带来的某些负面影响,但“一月映万川”,系统级EDA工具必须要符合整合数字系统产品生命周期的特性。

  合见工软的全流程EDA工具链,需要从系统场景一直覆盖到最后的系统交付,本身也是整个电子系统产品的全生命周期的工具平台。因此,测试左移,芯机联动等概念所要表达的是一种哲学上的“奥卡姆剃刀”,剔除掉的是客户在芯片设计,后端封测以及流片过程产生的时间和投资成本冗余,达到EDA工具适用性与易用性的高度结合,比如说合见工软UniVista Debugger和UniVista Tespert ATPG的图形界面做到了协同优化,不需要每一个点工具都有不同的图形界面,可以让结果比较容易收敛,这无异于一种工艺美学的展现。

  “合见工软虽然是个高科技公司,卓越的审美也是我们的特色”,合见工软联席总裁徐昀如是说。(校对/萨米)

  集微访谈 Victor Veliadis:碳化硅晶圆大小的成本与降价逻辑;硅基芯片从IDM到Fabless之路为何不适合碳化硅?